管理人の独り言(ほとんど月報状態)

_ 折角の

まとまった休みなので、ちょいとばかり大きなハード工作でもしようかなと、色々構想中。

まあ、すでに半分休みが終わってしまったわけだが(T_T)

_ それはそうと

やっとHDLを覚えかけたんで、まずは軽めに、その辺に転がってる付録基板の増設メモリでも作ってみるかと設計し始めたんだけど・・・。

CPU側(V850)は、アドレスバスとデータバスが時分割になってて、必要本数が半分ぐらいになるにもかかわらず、メモリ側に16ビットバスのSRAMを使っちゃったら、どう考えても、FPGAのピン数が足りねえ。

しょうがないから、メモリ側も時分割のバスを積んだチップ(SDRAM)にしてみたけど、やっぱりピン数が足りねえ(T_T)

_ これは

おとなしく8ビットバスで作れって言うことなのか? でも、8ビットで、3.3V駆動のSRAMなんか持ってねえしな。5VのSRAMは、何個も持ってるけど、今度は、FPGAが5Vで動かないしな。

どうにも、八方塞感が漂ってきましたよ。どうしたものやら。