トップ «前の日記(2008-02-21 [木]) 最新 次の日記(2008-02-26 [火])» 編集

管理人の独り言(ほとんど月報状態)

総計 本日 昨日
2004|11|12|
2005|01|02|03|04|05|06|07|08|09|10|11|12|
2006|01|02|03|04|05|06|07|08|09|10|11|12|
2007|01|02|03|04|05|06|07|08|09|10|11|12|
2008|01|02|03|04|05|06|07|08|09|10|11|12|
2009|01|02|03|04|05|06|07|08|09|10|11|12|
2010|01|02|03|04|05|06|07|08|09|10|11|12|
2011|01|02|03|04|05|06|07|08|09|10|11|12|
2012|01|02|03|04|05|06|07|08|09|10|11|12|
2013|01|02|03|04|05|06|07|08|09|10|11|12|
2014|01|02|03|04|05|06|07|08|09|10|11|12|
2015|01|02|03|05|06|07|08|09|10|11|12|
2016|01|02|03|04|05|06|07|08|09|10|11|12|
2017|01|02|03|04|05|06|07|08|09|10|11|12|
2018|01|02|03|04|05|06|07|08|09|

2008-02-25 [月] とうとう

_ あきらめて

USBのパケットを覗く暴挙に(^_^;)

と言っても、ソフト的に覗いてもよくわからんので、軽くハードウェアの力を借りてみようかなってことで、昔トラ技のおまけについてきたMAXIIを使って、一日かけてハード設計。

ターゲットは、USB1.1なので、バスが12MHz駆動。ってことは、標本化定理により、周波数は、24MHz以上必要。さらに、VHDLのプロセス文なんかでよく見かけるこの記述を使用すると、

  process (CLK)
  begin
    if rising_edge(CLK) then
      ...
    end if;
  end process;

立ち上がりエッジのときしか回路が動かないので、結果的に48MHz以上のクロックが必要ってことに。

さすがに、こんな発振器は持ってないので、秋月のページでみてみたら、ちょうど安いのが売ってたんで早速ゲット。

なんか、ギリギリのような気もするけど、これが一番速いようなので、しょうがないね。昔は64MHzのも売ってた気がするけど、売り切れちゃったんかな。

_ 今回は

午前中に発注したお陰で、夕方に発送したよんっていうメールが届いちゃいました。まだ基板出来上がってないんだけど。ま、早くて文句付けちゃダメだな(^_^;)

でも、なんか、準備のための準備って気がしてしょうがないけど、あまり深く考えないことにしよう。

お名前:
E-mail:
コメント: